Download
Desenvolver
Conta
Download
Desenvolver
Login
Forgot Account/Password
Criar Conta
Linguagem
Ajuda
Linguagem
Ajuda
×
Login
Nome de acesso
Senha
×
Forgot Account/Password
Estado tradução de Português
Category:
Software
People
PersonalForge
Magazine
Wiki
Pesquisa
OSDN
>
Pesquisar Software
>
データ収録システムsciLogger
>
Wiki
>
AD2010
データ収録システムsciLogger
Fork
scilog
decode_sci
spike-ad
cpu2010
Descrição
Project Summary
Developer Dashboard
Página da Web
Developers
Image Gallery
List of RSS Feeds
Activity
Statistics
Histórico
Downloads
List of Releases
Stats
Código Fonte
Code Repository list
Git
scilog
decode_sci
spike-ad
cpu2010
Documents
FrontPage
Title index
Recent changes
edit
|
Title Index
|
Recent Changes
|
最近の更新 (Recent Changes)
2017-01-06
ScilogHowto
2016-02-29
ScilogGettingStarted
ScilogProgScilog
2014-10-14
ScilogDataFormat
2013-04-23
ScilogFAQ
FrontPage
Últimas Arquivo Comunicados
This Project Has Not Released Any Files
Wikiガイド(Guide)
Wikiの文法
リンクの種類と文法
ブロックプロセッサ
拡張文法
サイドバー
プロジェクトWikiでの広告設定
サイドバー (Side Bar)
このサイドバーについて
このサイドバーの編集
AD2010基板
24bit AD 6CH
回路図
回路図の作成には、水魚堂さんの
BSch3V
を使用しています。
回路図1 インターフェース部
BSch3V形式
AD2010R1_CIR1_IF.ce3
PDF
AD2010R1_CIR1_IF.pdf
回路図2 AD部
BSch3V形式
AD2010R1_CIR2_AD.ce3
PDF
AD2010R1_CIR2_AD.pdf
ADS1259 24bit AD
ADS1259
AD CLK 7.3728MHz
AD SYNCOUT 921.6KHz
消費電力 mW/CH
PGA280 プログラマブルゲインアンプ
GAIN
差動入力・差動出力
チョッパーアンプ
消費電力 mW/CH
入力インピーダンス 1GΩ以上
CPU2010とのインターフェース
電気的に絶縁 ADuM3440
SPI信号 CLK, MOSI, MISO
CS用同期シリアル信号 CLK RCLK DATA
AD動作クロック
AD用信号入力 RESET, START
AD用信号出力 -DRDY0
電源入力
±15VA
PGA280の入力部電源
+5VA
ADのアナログ電源+5VA
3.3Vを作ってADのデジタル部に供給
PGA280の出力部電源