TX側でプリアンブルビットを4バイト(32bit)出力設定にし、RX側ではプリアンブルビットを2バイト(16bit)設定にした場合に、データを受信することはできるのか？

• Relator: blackzoro
• Dono: blackzoro
• Tipo: CC1101疑問点
• Estado: Aberto [Owner assigned]
• Componente: (Nenhum)
• Marcos: (Nenhum)
• Prioridade: 5 - Medium
• Gravidade: 5 - Medium
• Resolução: Nenhum
• Arquivo: Nenhum

Details Responder

TX側でプリアンブルビットを4バイト(32bit)出力設定にし、RX側ではプリアンブルビットを2バイト(16bit)設定にした場合に、データを受信することはできるのか？という疑問の投稿をします。

Ticket History (3/4 Histories)

2011-02-14 14:01 Updated by: blackzoro

• New Ticket "TX側でプリアンブルビットを4バイト(32bit)出力設定にし、RX側ではプリアンブルビットを2バイト(16bit)設定にした場合に、データを受信することはできるのか？" created

2011-02-14 14:27 Updated by: blackzoro

• Dono Update from (Nenhum) to blackzoro

Comentário Responder

プリアンブルのバイト数は”MDMCFG1レジスタ(addr:0x13)”の6:4ビット目のNUM_PREAMBLE[2:0]で設定する。

2011-02-14 15:11 Updated by: blackzoro

Comentário Responder

page 37 cc1101.pdf

The preamble pattern is an alternating sequence of ones and zeros (10101010…).

前文パターンは、１と０の交互のシーケンスです（10101010…）。

The minimum length of the preamble is programmable through the value of MDMCFG1.NUM_PREAMBLE.

前文の最小限の長さは、MDMCFG1.NUM_PREAMBLE.の価値を通してプログラム可能です

When enabling TX, the modulator will start transmitting the preamble.

TXを可能にするとき、モジュレータは前文を送り始めます。

When the programmed number of preamble bytes has been transmitted, the modulator will send the sync word and then data from the TX FIFO if data is available.

前文バイトのプログラムされた数が送られたとき、データが利用できるならば、モジュレータはTX FIFOから同期語とそれからデータを送ります。

If the TX FIFO is empty, the modulator will continue to send preamble bytes until the first byte is written to the TX FIFO.

TX FIFOが空であるならば、最初のバイトがTX FIFOに書かれるまで、モジュレータは前文バイトを送り続けます。

The modulator will then send the sync word and then the data bytes.

モジュレータは、それから同期語とそれからデータバイトを送ります。

2011-02-14 15:26 Updated by: blackzoro

Comentário Responder

現在のTX側 RX側共通のレジスタ設定

IOCFG2 (addr:0x00) : 0x29
IOCFG1 (addr:0x01) : 0x2e
IOCFG0 (addr:0x02) : 0x3f
FIFOTHR (addr:0x03) : 0x07
SYNC1 (addr:0x04) : 0xd3
SYNC0 (addr:0x05) : 0x91
PKTLEN (addr:0x06) : 0xff
PKTCTRL1 (addr:0x07) : 0x04
PKTCTRL0 (addr:0x08) : 0x05
ADDR (addr:0x09) : 0x00
CHANNR (addr:0x0a) : 0x00
FSCTRL1 (addr:0x0b) : 0x0c
FSCTRL0 (addr:0x0c) : 0x00
FREQ2 (addr:0x0d) : 0x10
FREQ1 (addr:0x0e) : 0x82
FREQ0 (addr:0x0f) : 0x95
MDMCFG4 (addr:0x10) : 0x88
MDMCFG3 (addr:0x11) : 0x83
MDMCFG2 (addr:0x12) : 0x13
MDMCFG1 (addr:0x13) : 0x22
MDMCFG0 (addr:0x14) : 0xf8
DEVIATN (addr:0x15) : 0x27
MCSM2 (addr:0x16) : 0x07
MCSM1 (addr:0x17) : 0x30
MCSM0 (addr:0x18) : 0x04
FOCCFG (addr:0x19) : 0x76
BSCFG (addr:0x1a) : 0x6c
AGCTRL2 (addr:0x1b) : 0x03
AGCTRL1 (addr:0x1c) : 0x40
AGCTRL0 (addr:0x1d) : 0x91
WOREVT1 (addr:0x1e) : 0x87
WOREVT0 (addr:0x1f) : 0x6b
WORCTRL (addr:0x20) : 0xf8
FREND1 (addr:0x21) : 0x56
FREND0 (addr:0x22) : 0x10
FSCAL3 (addr:0x23) : 0xa9
FSCAL2 (addr:0x24) : 0x0a
FSCAL1 (addr:0x25) : 0x20
FSCAL0 (addr:0x26) : 0x0d
RCCTRL1 (addr:0x27) : 0x41
RCCTRL0 (addr:0x28) : 0x00
FSTEST (addr:0x29) : 0x59
PTEST (addr:0x2a) : 0x7f
AGCTEST (addr:0x2b) : 0x3f
TEST2 (addr:0x2c) : 0x88
TEST1 (addr:0x2d) : 0x31
TEST0 (addr:0x2e) : 0x0b