ATmega88のシステムjクロック変更レジスタを動作途中させた場合のデバッグ
ATmega88のシステムjクロック変更レジスタを動作途中させた場合、AVRATJTAGICEなどのICEデバッガでデバッグ中にシステムクロックが変更された場合、デバッグ通信はいつものように正常にどうさするのか?
ATmega88のシステムjクロック変更レジスタを動作途中させた場合、AVRATJTAGICEなどのICEデバッガでデバッグ中にシステムクロックが変更された場合、デバッグ通信はいつものように正常にどうさするのか?