Hyper Operating System(ITRON仕様OS)

Fork

[メッセージ #78477 への返信]

hamayan様、アドバイスありがとうございます。
優先度の設定に関してですが、プログラムコードを解析した限りでは、
NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)　という関数で、設定
されているのではないかと思います。
この関数内は、

__STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)
{
if(IRQn < 0) {
SCB->SHP[((uint32_t)(IRQn) & 0xF)-4] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for Cortex-M System Interrupts */
else {
NVIC->IP[(uint32_t)(IRQn)] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for device specific Interrupts */
}

と記述されており、
NVIC_SetPriority (SysTick_IRQn, (1<<__NVIC_PRIO_BITS) - 1); /* set Priority for Systick Interrupt */
で呼び出されている為、

SysTick_IRQ = -1、
__NVIC_PRIO_BITS = 4 の為、
(1<<__NVIC_PRIO_BITS) - 1) = 15

となっております。
この為、

if(IRQn < 0) {
SCB->SHP[((uint32_t)(IRQn) & 0xF)-4] = ((priority << (8 - __NVIC_PRIO_BITS)) & 0xff); } /* set Priority for Cortex-M System Interrupts */

の方が実行されていますが、
priority=15、__NVIC_PRIO_BITS=4
の場合、((priority << (8 - __NVIC_PRIO_BITS)) & 0xff) の部分は、0　となり、
SCB->SHP[((uint32_t)(IRQn) & 0xF)-4] = 0
　　　　↓
SCB->SHP[15-4] = 0
　　　　↓
SCB->SHP[11] = 0
となっていると思います。

STマイクロから提供されているプログラムコードの、core_cm4.h 内で、

【～前半省略】
/** \brief Structure type to access the System Control Block (SCB).
*/
typedef struct
{
__I uint32_t CPUID; /*!< Offset: 0x000 (R/ ) CPUID Base Register */
__IO uint32_t ICSR; /*!< Offset: 0x004 (R/W) Interrupt Control and State Register */
__IO uint32_t VTOR; /*!< Offset: 0x008 (R/W) Vector Table Offset Register */
__IO uint32_t AIRCR; /*!< Offset: 0x00C (R/W) Application Interrupt and Reset Control Register */
__IO uint32_t SCR; /*!< Offset: 0x010 (R/W) System Control Register */
__IO uint32_t CCR; /*!< Offset: 0x014 (R/W) Configuration Control Register */
__IO uint8_t SHP[12]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */　　←★☆★☆この部分
__IO uint32_t SHCSR; /*!< Offset: 0x024 (R/W) System Handler Control and State Register */
__IO uint32_t CFSR; /*!< Offset: 0x028 (R/W) Configurable Fault Status Register */
__IO uint32_t HFSR; /*!< Offset: 0x02C (R/W) HardFault Status Register */
__IO uint32_t DFSR; /*!< Offset: 0x030 (R/W) Debug Fault Status Register */
__IO uint32_t MMFAR; /*!< Offset: 0x034 (R/W) MemManage Fault Address Register */
__IO uint32_t BFAR; /*!< Offset: 0x038 (R/W) BusFault Address Register */
__IO uint32_t AFSR; /*!< Offset: 0x03C (R/W) Auxiliary Fault Status Register */
__I uint32_t PFR[2]; /*!< Offset: 0x040 (R/ ) Processor Feature Register */
__I uint32_t DFR; /*!< Offset: 0x048 (R/ ) Debug Feature Register */
__I uint32_t ADR; /*!< Offset: 0x04C (R/ ) Auxiliary Feature Register */
__I uint32_t MMFR[4]; /*!< Offset: 0x050 (R/ ) Memory Model Feature Register */
__I uint32_t ISAR[5]; /*!< Offset: 0x060 (R/ ) Instruction Set Attributes Register */
uint32_t RESERVED0[5];
__IO uint32_t CPACR; /*!< Offset: 0x088 (R/W) Coprocessor Access Control Register */
} SCB_Type;

【～途中省略～】

#define SCB ((SCB_Type *) SCB_BASE ) /*!< SCB configuration struct */

【～以下省略】

となっており、
__IO uint8_t SHP[12]; /*!< Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) */

System Handlers Priority Registerの設定が、要素11が0となっておりますが、
これは優先順位がいくつに設定されていることになるのかと言うところが
わかりません。

それとも、まったく見当違いの部分を解析している感じでしょうか？
私の知識が不足しており、的を射たお返事ができず、申し訳ないのですが、
アドバイスいただけるとありがたいです。


> OsWrapper_enterTimerCyclicHandler()
> > 関数が、OSのタイマ処理の部分かなと考えておりますが、この認識で合って
> > おりますでしょうか？
>
> よく判らないですが、関数名からは周期ハンドラに関する処理に思えます。
> 周期ハンドラであればタイマー処理の一部ではありますが、全体ではありません。
>
> systic割り込みの優先度レベルが問題なっているのですから、まず優先度が幾つに設定されているのかを調べてみては如何でしょう。
>
>
>
> [メッセージ #78476 への返信]
> > 初めまして、現在、STマイクロ社のSTM32F302のファームウェアにてHOSを動作
> > させ、ステッピングモータの制御等を実施しております。
> > 私の方は、今までマイコン制御ソフトウェアの開発経験がほとんどないのですが、
> > C言語のプログラミング経験はあります。
> >
> > ここ１か月程度、前任者が制作した上記のファームウェアを色々解析したり、
> > いじくったりしていました。
> > 今回、このファームウェアで、USB-CDCのシリアル通信機能を実装する必要が
> > あり、STマイクロ社のサイトよりダウンロードした、STM32F302用のUSB-CDC
> > 通信のサンプルプログラムを参考に、元々のファームウェアプログラムに
> > USB-CDC通信処理を入れ込みました。
> > マイコンファームウェアがUSB-CDC通信を実施する相手側は、WindowsPCで、
> > WindowsPC側は、STマイクロ社が提供しているUSBデバイスドライバにより、
> > 仮想COMポートとして認識し、このCOM Portに対してシリアル通信を実行する
> > ことにより、通信する構成となっています。
> >
> > USB-CDCシリアル通信処理は正常に行えるようになったのですが、USBケーブル
> > 接続時に、PC側からシリアルCOM Portのオープン処理に、1分半～3分程度の時間
> > がかかってしまう現象が発生しており、なかなか解決できず、困っております。
> >
> > STマイクロ社のUSB-CDCサンプルプログラムのプロジェクトを単体で実行した
> > 場合は、このような、オープン処理が遅い現象は発生しません。
> >
> > STマイクロ社の方に色々と相談していたのですが、STマイクロ社・社内の
> > USB-CDCサンプルプログラムのTipsのようなものに、
> >
> > > RTOSはOSのタイマをSysTickにアサインすることが多く、また最低の
> > > プライオリティ割り込みを使うように設計されている場合が多いです。
> > > しかし、USB-CDCサンプルプログラムの構造上、SysTickは最高の
> > > プライオリティで使うことを想定しているため、矛盾が生じてしまい
> > > ます。
> > > 対策は、OSのタイマはTIM6などのBasic Timerを使うようにして、
> > > その割込みレベルを最低に設定してください。
> >
> > との記載があり、この設定を実施してみてほしいと話がありましたが、HOSの
> > タイマをTIM6などのTimerを使うようにする設定方法と、その割込みレベルを
> > 最低に設定する方法がわかりません。
> >
> > 現在の、プログラムコードでは、
> > kernel_cfg.c　にて、
> >
> > ～【前半省略】
> > /* ------------------------------------------ */
> > /* create cyclic handler objects */
> > /* ------------------------------------------ */
> >
> > /* cyclic handler control block for rom area */
> > const T_KERNEL_CYCCB_ROM kernel_cyccb_rom[1] =
> > {
> > {(ATR)(TA_HLNG), (VP_INT)(0), (FP)(OsWrapper_enterTimerCyclicHandler), (RELTIM)(1)},
> > };
> >
> > /* cyclic handler control block for ram area */
> > T_KERNEL_CYCCB_RAM kernel_cyccb_ram[1];
> >
> > /* cyclic handler control block table */
> > T_KERNEL_CYCCB_RAM *kernel_cyccb_ram_tbl[1] =
> > {
> > &kernel_cyccb_ram[0],
> > };
> >
> > ～【途中省略】～
> >
> > /* ------------------------------------------ */
> > /* initialize functions */
> > /* ------------------------------------------ */
> >
> > /* object initialize */
> > void kernel_cfg_init(void)
> > {
> >
> > ～【途中省略】～
> >
> > /* initialize cyclic handler control block */
> > for ( i = 0; i < 1; i++ )
> > {
> > kernel_cyccb_ram[i].cyccb_rom = &kernel_cyccb_rom[i];
> > }
> >
> > /* initialize interrupt table */
> > kernel_intcb_tbl[SysTick_IRQn-(-14)].exinf = (VP_INT)(0);
> > kernel_intcb_tbl[SysTick_IRQn-(-14)].isr = (FP)(OsWrapper_interruptSysTick);
> > kernel_intcb_tbl[USART1_IRQn-(-14)].exinf = (VP_INT)(UART_CHANNEL_1);
> > kernel_intcb_tbl[USART1_IRQn-(-14)].isr = (FP)(Uart_interrupt);
> > kernel_intcb_tbl[USART2_IRQn-(-14)].exinf = (VP_INT)(UART_CHANNEL_2);
> > kernel_intcb_tbl[USART2_IRQn-(-14)].isr = (FP)(Uart_interrupt);
> > kernel_intcb_tbl[USART3_IRQn-(-14)].exinf = (VP_INT)(UART_CHANNEL_3);
> > kernel_intcb_tbl[USART3_IRQn-(-14)].isr = (FP)(Uart_interrupt);
> > kernel_intcb_tbl[UART4_IRQn-(-14)].exinf = (VP_INT)(UART_CHANNEL_4);
> > kernel_intcb_tbl[UART4_IRQn-(-14)].isr = (FP)(Uart_interrupt);
> > kernel_intcb_tbl[UART5_IRQn-(-14)].exinf = (VP_INT)(UART_CHANNEL_5);
> > kernel_intcb_tbl[UART5_IRQn-(-14)].isr = (FP)(Uart_interrupt);
> > kernel_intcb_tbl[I2C1_EV_IRQn-(-14)].exinf = (VP_INT)(IIC_CHANNEL_1);
> > kernel_intcb_tbl[I2C1_EV_IRQn-(-14)].isr = (FP)(Iic_interruptEvent);
> > kernel_intcb_tbl[I2C1_ER_IRQn-(-14)].exinf = (VP_INT)(IIC_CHANNEL_1);
> > kernel_intcb_tbl[I2C1_ER_IRQn-(-14)].isr = (FP)(Iic_interruptError);
> > kernel_intcb_tbl[I2C2_EV_IRQn-(-14)].exinf = (VP_INT)(IIC_CHANNEL_2);
> > kernel_intcb_tbl[I2C2_EV_IRQn-(-14)].isr = (FP)(Iic_interruptEvent);
> > kernel_intcb_tbl[I2C2_ER_IRQn-(-14)].exinf = (VP_INT)(IIC_CHANNEL_2);
> > kernel_intcb_tbl[I2C2_ER_IRQn-(-14)].isr = (FP)(Iic_interruptError);
> > kernel_intcb_tbl[TIM1_BRK_TIM15_IRQn-(-14)].exinf = (VP_INT)(PWM_CHANNEL_1);
> > kernel_intcb_tbl[TIM1_BRK_TIM15_IRQn-(-14)].isr = (FP)(Pwm_interrupt);
> > kernel_intcb_tbl[EXTI9_5_IRQn-(-14)].exinf = (VP_INT)(IOPORT_LINE_6);
> > kernel_intcb_tbl[EXTI9_5_IRQn-(-14)].isr = (FP)(IoPort_interrupt);
> > kernel_intcb_tbl[USB_LP_CAN_RX0_IRQn-(-14)].exinf = (VP_INT)(USB_CHANNEL_1);
> > kernel_intcb_tbl[USB_LP_CAN_RX0_IRQn-(-14)].isr = (FP)(USB_LP_CAN1_RX0_IRQHandler);
> > kernel_intcb_tbl[TIM4_IRQn-(-14)].exinf = (VP_INT)(0);
> > kernel_intcb_tbl[TIM4_IRQn-(-14)].isr = (FP)(TIMx_IRQHandler);
> > }
> > ～【後半省略】
> >
> >
> >
> > 割込みの優先度の設定は、
> > stm32f30x.h 内で、
> >
> > ～【前半省略】
> > /**
> > * @brief STM32F30X Interrupt Number Definition, according to the selected device
> > * in @ref Library_configuration_section
> > */
> > typedef enum IRQn
> > {
> > /****** Cortex-M4 Processor Exceptions Numbers ****************************************************************/
> > NonMaskableInt_IRQn = -14, /*!< 2 Non Maskable Interrupt */
> > MemoryManagement_IRQn = -12, /*!< 4 Cortex-M4 Memory Management Interrupt */
> > BusFault_IRQn = -11, /*!< 5 Cortex-M4 Bus Fault Interrupt */
> > UsageFault_IRQn = -10, /*!< 6 Cortex-M4 Usage Fault Interrupt */
> > SVCall_IRQn = -5, /*!< 11 Cortex-M4 SV Call Interrupt */
> > DebugMonitor_IRQn = -4, /*!< 12 Cortex-M4 Debug Monitor Interrupt */
> > PendSV_IRQn = -2, /*!< 14 Cortex-M4 Pend SV Interrupt */
> > SysTick_IRQn = -1, /*!< 15 Cortex-M4 System Tick Interrupt */
> > /****** STM32 specific Interrupt Numbers **********************************************************************/
> > WWDG_IRQn = 0, /*!< Window WatchDog Interrupt */
> > PVD_IRQn = 1, /*!< PVD through EXTI Line detection Interrupt */
> > TAMPER_STAMP_IRQn = 2, /*!< Tamper and TimeStamp interrupts */
> > RTC_WKUP_IRQn = 3, /*!< RTC Wakeup interrupt through the EXTI lines 17, 19 & 20 */
> > FLASH_IRQn = 4, /*!< FLASH global Interrupt */
> > ～【以下省略】
> >
> > のようになっております。
> > 何分、勉強不足で、見当違いの質問でしたら申し訳ないのですが、
> > この中で、kernel_cyccb_rom[1] 内に定義している、OsWrapper_enterTimerCyclicHandler()
> > 関数が、OSのタイマ処理の部分かなと考えておりますが、この認識で合って
> > おりますでしょうか？
> > また、上記した通り、OSタイマをTIM6等他のBasic Timerを使うようにする
> > 方法や、その割込みレベルを最低に設定する方法に関して、アドバイスいた
> > だけると非常にありがたいです。
> >
> > よろしくお願いいたします。