CSV-Verilog Maker IIはＣＳＶプリプロセッサ上で動作するプログラムです。
Excelで検証内容や設計内容を記載し、Verilogに変換するソースコード自動生成プログラムです。
論理合成で出力されたネットリスト(Verilog)からネットリストを解読するための式を生成するツールを追加しました。 ECOの時には必須アイテムです。
